(Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

00780148 \*\*Image available\*\* SEMICONDUCTOR MEMORY ELEMENT

DEST AVAILABLE COPY

PUB. NO.:

56-100448 A]

PUBLISHED:

August 12, 1981 (19810812)

INVENTOR(s):

TANAKA IZUMI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

55-003285 [JP 803285]

FILED:

January 16, 1980 (19800116)

INTL CLASS:

[3] H01L-021/90; H01L-027/10; H01L-029/78

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components); 45.2

(INFORMATION PROCESSING -- Memory Units)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, JOURNAL:

Section: E, Section No. 80, Vol. 05, No. 171, Pg. 133,

October 30, 1981 (19811030)

#### ABSTRACT

PURPOSE: To reduce the width of a wiring region without increasing wiring resistance and thus to make the wiring highly integrated by leasing out the Al wiring from the drain and source of MOSFET on the surface of a substance and by forming the same into a multilayer semiconductor structure.

CONSTITUTION: The Al wiring 9 is led out from the surface of the source 2 and covered with an insulation film 10, whereon the Al wiring led out from the surface of the rain 3 is overlapped. By this constitution, the width of the source 2 can be made smaller by about 20-30% than the usual one, whereby the density of the wiring can be made higher.

# BEST AVAILABLE COPY

(9) 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報 (A)

昭56—100448

Int. Cl.3

識別記号

庁内整理番号

**弱公開** 昭和56年(1981)8月12日

H 01 L 21/90 27/10 29/78

6741—5 F 7210—5 F 7514—5 F

発明の数 1 審査請求 未請求

(全 2 頁)

#### **99半導体記憶素子**

②特

顧 昭55—3285

20出

顧 昭55(1980)1月16日

@発 明 者 田中泉

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

#### 明 縦 甞

1 始明の名称 半導体配像素子

#### 2. 特許請求の範囲

半導体基板表面に形成された複数のMOSトランジスタ業子のドレイン制象及ひソース領域より 導出された電極配線が、アルミニウムよりなり且 交 つ多層配線を構造することを特徴とする半導体配 世業子。

### 3. 発明の評細な説明

本発明は半導体記憶業子に関し、特にリード・ デーリン ダモリネ子の電極配線に関する。

半導体配性ボ子のうちリード・オンリー・メモリ(ROM)素子は、半導体基板袋血に多数のはOS電界効果トランジスタ(FBT)業子が配列され、これらKOSPBT案子のドレイン領域より導出された電低配線(ビット線)はアルミニウム(AB)を用いて形成されているのに対し、ソース領域の配線(Vesライン)は半導体基板袋面に不純を払放して形成した拡散機を用いて構成されている。

このよう化ビット酸とVBBラインのうちの一方に払散層を用いることによりROM案子の製造工程が簡単化されるが、その反面払散層の延抗率が金属より高いため配慮の電流容量を確保するには払散層の幅を広くしなければならない。

とのことは半導体配位委権がますます大規模化 する状況下にあっては、第子の高密度化を妨げる 要因となっている。

本発明の目的は電極配線の抵抗を高めることな く配線領域の巾を挟め何る半導体配復業子の構造 を提供することにある。

本発明の特徴は、半導体基板装面に形成された 複数の M O S トランジスタ集子のドレイン領域及 びソース領域より導出された電像配線が、アルミ ニウムよりなり且つ多層配面を構成することにあ

以下本発明の実施例を図面により批明する。

第1卤は本発明の半導体配置素子の一実制例を示す最部前面的、第2図は比較のため増けた従来の半導体配置素子を示す機能的面図である。

第1図において1は半身体 AR は、2はソース領域、3はドレイン領域、4はゲート飲化額、5は多結晶シリコンよりなるフローティング・ゲート 電筒、6はシリコン酸化膜、7は多結晶シリコン酸化膜、7は多結晶シリコン酸化膜、7は多結晶シリコン酸化膜、7は多結晶シリコン酸化膜シリケート・カラス(PSG) / 間 或いは化学 気相 成役(CVD)シリコン酸化膜、 4はアルミニワム(A & )よりなるソース 電低配線(VB & ライン)、10はアルミニツム(A & )よりなるドレイン 関係配線(ビット線)である。

四的代元られるごとく本災 梱例では、ソース観報を表面よりアルミニウム (A&)よりなる風像配談日を専出し、七の上を船が終10で被負し、ドレイン観報の設面より専出されたアルミニウム (A&)よりなる性位配器を形成して多胎配識を傾成した。

このよう化したことにより、アルミニリム(AL) の出抗率が小さいので前記ソース観磁配為9の出 は2「Am」住でよく、従って2つのゲート電板 油油は凡七8(Am」~7「Am」あれば良い。

これを反対に合成してもよいことはありまでもか い。

以上説明したことく本発明によれば、配録値数の印を命小して高密度化し得る半導体配慮数子を 機供することができる。

#### 4 図面の簡単な説明

第1図は本発明の半導体配位会子の一点周例を示す役割断面図、第2図は従来の半導体配位案子の構造を示す役割的面図である。

1…半身体基板、3…ソース領域、3…ドレイン領域、3…ソース質を配換。10…船前線、11…ドレイン血控配線。

代理人 弁理士 松 尚 宏远郎

## BECT AVAILABLE COPY


特開昭56-100448(2)

比吸のために始けた第2時に示す従来構造のに 植半時体能協案子においては、越間に偏角の方向 に配列された複数個の素子のソース領域とを連続 して形成し、それをそのまま配練り、として用い ている。上記ソース領域とは半時体基板上に所定 の不配物を導入して形成した拡散がであって、そ の扱仇率はアルミニクム(A b )に比して大きく、 また弧数層の終さは半時体象子の関数的特性によ り定まるため、配慮的の電流谷をを確保するには ソース領域2の中を広くせさるを得す、通路9[ 4 m]~10[4 m)を必要とする。

これに対し、前北一突施例ではソース監督監察 ジをアルミニウム (AB) をもって形成したこと 化よりソース領域20円を30[あ]~40[あ] 磁小することができた。このことは昨今のように 半場体配像業子がますます大規模化する状況下に あっては妻子の面積を小さくして高密度化し得る ので大いに有効である。

なお削配一実施例ではソースに協配は9を下層 化ドレインは低配慮11を上胎として説明したか

梦 / 团



第 2 区

